在近期召開的國際碳化硅及相關材料會議（ICSCRM） 上，國內(nèi)廠商天科合達全球首次公開發(fā)布了8英寸低電阻碳化硅襯底。
圖片來源：天科合達
據(jù)悉，該低電阻襯底可將電阻率控制在7-12mΩ·cm范圍內(nèi)，僅為常規(guī)N型襯底電阻率的一半。層錯缺陷控制是低電阻產(chǎn)品研發(fā)中的關鍵挑戰(zhàn)，天科合達科研團隊經(jīng)過持續(xù)技術(shù)攻關，成功解決了低電阻率條件下層錯缺陷密度過高的行業(yè)難題。低電阻率襯底是充分釋放碳化硅功率器件性能潛力的關鍵技術(shù)之一。
據(jù)研究人員測算，襯底電阻每降低1mΩ·cm，器件導通電阻可相應降低2–4%，從而顯著減少大電流應用中的能量損耗，為800V電驅(qū)系統(tǒng)、高壓快充、軌道交通、智能電網(wǎng)等高端應用場景提供堅實支撐。天科合達將率先在全球范圍內(nèi)推動該低電阻襯底的送樣工作，助力客戶提升產(chǎn)品性能。
天科合達表示，公司不僅全球首發(fā)了#8英寸低電阻導電襯底，而且還在8英寸100微米厚外延片和12英寸晶體生長技術(shù)上取得了并行突破。此外，公司碳化硅襯底累計銷量突破100萬片，成就全球市場重要里程碑。
（集邦化合物半導體整理）
更多SiC和GaN的市場資訊，請關注微信公眾賬號：集邦化合物半導體。